Intel gab im Rahmen einer Telefonkonferenz interessante Details zu den beiden kommenden Prozessorgenerationen bekannt. Bereits bekannt ist, dass der noch für dieses Jahr geplante Penryn-Kern als erster Vertreter in 45 nm Strukturgröße im High-K- und Metal-Gate-Prozess mit Taktraten von über 3 GHz erscheinen wird. Doch es wird sich nicht nur um einem einfachen Die-Shrink der bisherigen Core 2 Duo Prozessoren handeln, sondern es werden auch einige architektonische Verbesserungen mit einfließen. Zuallererst ist die Einführung der Multimedia-Befehlserweiterung SSE4 geplant, die 50 neue Befehle enthält, welche die Leistung bei Medien-Daten und bei Spielen verbessern soll. Neu ist darin eine Super-Shuffle-Einheit, die auch Anwendungen bisheriger SSE-Versionen beschleunigt. Damit lassen sich in einem Zyklus 128-Bit breite Shuffle-Operationen durchführen, die beispielsweise bei Pack- und Extraktionsvorgängen zu einer Verdopplung der Performance führen soll. Weiterhin eingeführt wird ein Radix-16-Divisons-Einheit eingeführt, die statt bisher zwei 4 Bit verarbeiten kann und damit unter anderem das Wurzelziehen beschleunigt.

Aber nicht nur am eigentlichen Rechenwerk wurden Verbesserungen des bisher schon performancestarken Core 2 Duo Designs durchgeführt. Für eine bessere Cache-Performance sorgt beim Penryn das „Split Load“ genannte Laden von zusammenhängenden Daten über mehrere Cache-Lines, was die Zugriffszeiten weiter verringert. Aber nicht nur der Zugriff wurde optimiert sondern auch die Größe des Level-2-Caches steigt um 50 Prozent auf sechs Megabyte bei Dual-Core-Prozessoren und 12 Megabyte bei Quad-Core-CPUs. Für eine größere Speicherperformance und Kommunikation mit anderen Systemkomponenten wird der Frontsidebus bei den Xeon-Modellen auf 1600 MHz beschleunigt. Wichtig für dieses Segment wurde auch die Virtualisierung überarbeitet, die bei Wechselvorgängen zwischen zwei virtuellen Maschinen um 25 bis 75 Prozent schneller agieren soll.

Der Mobilbereich wurde ebenfalls nicht ausgespart. Mit der „Deep Power Down Technology“ kommt ein neuer Schlafzustand (C6) hinzu, bei dem nicht nur die Prozessorspannung auf das absolute Minimum reduziert wird, sondern auch alle Caches deaktiviert werden, was zu einem noch geringeren Stromverbrauch führt. Für eine optimale Ausnutzung der Mobilprozessoren soll eine „Dynamic Acceleration Technology" genannte Technik zu Einsatz kommen. Benötigt eine Single-Thread-Anwendung volle Leistung auf einem Kern, so dass der zweite Kern sich im Idle-Zustand befindet, so kann die Versorgungsspannung und der Takt des belasteten Kern über den Standard-Wert angehoben werden und somit eine höhere Performance zur Verfügung steht. Die Leistungsaufnahme liegt dabei unter dem Wert, der bei voller Auslastung beider Kerne erreicht werden würde, damit eine ausreichende Kühlung gewährleistet ist.

[ch]