Was bitte ist die DRAM Command Rate?

Dies haben wir uns wirklich lange gefragt und bislang noch keine schlüssige Antwort darauf erhalten. Mit Erscheinen des VIA Apollo KT266 Chipsatzes trafen wir diese Speichertiming Option erstmals im BIOS von Mainboards an. Zwischenzeitlich gibt es keine neuen Plattformen mit VIA Chipsatz mehr, welche nicht diese Option anbieten, die sich im aktivierten Zustand recht deutlich auf die Speicherperformance auswirkt. Allerdings trifft man bei aktivierter "1T" Option und mehreren Speichermodulen sehr häufig Instabilitäten im System an, zumeist schon beim Bestücken des zweiten DIMM-Slots.

In den DDR-SDRAM Spezifikationen der JEDEC findet sich nichts zu der DRAM Command Rate, so dass man schon eine VIA Erfindung mutmaßte. Allerdings treffen wir diese BIOS Option inzwischen auch auf Pentium 4 Plattformen mit SiS645 Chipsatz an, was ein solche Spekulation ad absurdum führt.

Was genau die DRAM Command Rate tut, darüber konnte mir nun endlich mein Kollege Michael Schuette von unserer Partnersite LostCircuits Auskunft geben:

The CMD Rate is the chipselect latency that can be 1T for unbuffered DIMMs but needs to be set to 2T for any registered DIMMs. Basically it is the time the chipset needs to select the correct 8 chips to access the data and, therefore, the CMD Rate depends on the number of DIMMs and banks that are in the system, the more DIMMs with 2 banks), the higher the CMD rate.

Damit wird auch deutlich, warum häufig Instabilitäten beim Einsatz von mehreren DDR-SDRAM Modulen auftreten. Der Chipsatz kann in der gesetzten kurzen Zugriffszeit mit 1T nicht mehr schnell genug die einzelnen Speicherchips auf den Modulen in den verschiedenen Bänken ansprechen. Bei singlesided Speichermodulen besteht damit auch eine bessere Chance mit aktivierter 1T Commandrate und mehreren Modulen stabil zu arbeiten, als mit doublesided Speicherriegeln.

[pg]