Erstes Chip-Foto offenbart Details zu AMDs Trinity APUs

In den vergangenen Monaten sind immer wieder scheibchenweise neue Informationen zu AMDs kommenden Trinity-APUs durchgesickert. Als gesichert gilt dabei, dass die Nachfolger der Llano-APUs bis zu zwei Piledriver-Module einsetzen werden und dass die integrierte Grafikeinheit auf die VLIW4-Architektur der Radeon-HD-6900-Serie setzen wird. Nun ist außerdem ein erstes Chip-Foto aufgetaucht anhand dessen sich weitere Eckdaten ableiten lassen.

Der Die-Shot von Semiaccurate offenbart beispielsweise die Anzahl an Shadereinheiten der integrierten Grafikeinheit. So sind sechs Shader-Cluster sichtbar, was zusammen mit der VLIW4-Architektur zu 384 Shadereinheiten führt. Damit lägen die Trinity-APUs sogar knapp unter den Llano-APUs, bei denen die Spitzenmodelle 400 Shader besitzen. Allerdings basieren diese noch auf der weniger effizienten VLIW5-Architektur. Durch die Effizienzsteigerungen der moderneren VLIW4-Technik können die Trinity-APUs diesen Nachteil wohl aber kompensieren.



Klar ist damit jedoch auch, dass AMDs Zielvorgaben einer um 30 Prozent höheren Grafikleistung (fast ausschließlich) durch einen höheren Grafiktakt ermöglicht werden müssen. Allerdings besitzen die Trinity-Engineering-Samples einen maximalen Takt von 711 MHz und damit nur rund 19 Prozent mehr als bei Llano. In der Praxis ist somit wohl eher mit Performance-Steigerungen zwischen 10 bis 25 Prozent zu rechnen, je nachdem wie sich die Speicherbandbreite bei spekulierten DDR3-2133 auswirkt.

Mit rund 240 mm² soll Trinity zudem etwas größer werden als Llano mit 228 mm². Dafür scheinen auf dem Chip-Foto jedoch nicht die zwei Piledriver-Module inklusive deren L2-Cache – maximal 2 MByte pro Modul – verantwortlich zu sein, sondern die leicht angewachsenen Bereiche für den Unified Video Decoder (UVD) und Teile der GPU. Zusammen mit der vermuteten Thermal Design Power (TDP) von 125 Watt bewegt sich AMD somit zumindest bei den Topmodellen wohl eher weg vom kostengünstigen und sparsamen Alleskönner.
[fo]