Transactional Memory soll Thread-Synchronisation in Intels Haswell-CPUs beschleunigen

Zweifelsohne profitieren viele Anwendungen durch die Verwendung von Multithreading. Allerdings kann es mit einer steigenden Anzahl an Threads dazu kommen, dass die notwendige Synchronisation zwischen den Threads einen Großteil des möglichen Performancegewinns wieder "auffrisst". Eine Möglichkeit diese zu beschleunigen und damit mehr Performance zu ermöglichen ist die Verwendung von Transactional Memory (TM). Intels übernächste Prozessorgeneration namens "Haswell" wird daher TM unterstützen.

Normalerweise müssen Threads, die Daten aus dem gleichen Adressbereich verwenden vor jedem Datenzugriff synchronisiert werden. Bei vielen Threads kostet dies jedoch sehr viel Zeit, also Performance. Einen Ausweg bietet TM. Dabei arbeiten die Threads zunächst unsynchron. Erst bei einem "Commit" wird überprüft ob es während der letzten Bearbeitungsphase (Transaktion, engl.: Transaction) zu einem Zugriffskonflikt gekommen ist. Ist dem so, muss diese Transaktion verworfen und wiederholt werden. Allerdings kommt dies recht selten vor, weshalb man sich von TM einen deutlichen Leistungsgewinn verspricht.

Wie Intel bereits jetzt in einem Blog verraten hat werden die Haswell-Prozessoren, die für das erste Halbjahr 2013 auf dem Fahrplan stehen, die Befehlssatzerweiterung "Transactional Synchronization Extentions" kurz TSX, zur Unterstützung von Transactional Memory mitbringen.

Allerdings müssen die Softwareentwickler diese Erweiterung – ähnlich wie etwa AVX bei Sandy Bridge – erst einmal in ihre Programme einpflegen. Dazu biete TSX zwei Schnittstellen an. Hardware Lock Elison (HLE) mit den neuen Präfixen XACQUIRE und XRELEASE sowie eine Variante namens Restricted Transactional Memory (RTM), die die neuen Instruktionen XBEGIN, XEND und XABORT bietet. HLE dürfte sich dabei recht leicht in bestehende Programme mittels "mutual exclusion" einpflegen lasen. Für RTM sind hingegen mehr Änderungen notwendig, dafür ist es aber auch flexibler.
[fo]