Im Umfeld der derzeit stattfindenden IEDM gab die Forschungskooperation, die sich um IBM gebildet hat, erste Details zum 32 nm-Knoten bekannt. Während Infineon und AMD schon seit längerem gemeinsam mit IBM an Standort East Fishkill, NY gemeinsam Technologieentwicklung betreiben, kommen nun weitere Partner hinzu. Wenig überraschend ist, dass Chartered, der aufstrebende Hersteller aus Singapur, hinzukommt. Chartered betreibt schon seit geraumer Zeit Kooperationen mit Infineon und AMD. Auch Freescale passt angesichts der Größe gut in diese Kooperation. Samsung jedoch, das als Riese der Branche zählt und bislang alles selbst gemacht hat, ist ein Neuzugang, der ein wenig überrascht.

Im Mittelpunkt der Prozessentwicklung stand das Vorhaben die Kosten für die Migration von konventionellen Gate-Stacks zu high-k zu reduzieren, also eine Umstellung mit möglichst wenig Änderungen am Design und den Prozessabläufen zu erreichen. Wie schon beim ersten Auftauchen von high-k Materialien in Intels 45 nm-Prozess ist auch hier das Ziel die Rechenleistung zu erhöhen und gleichzeitig die elektrische Leistungsaufnahme zu drosseln.

IBM und seine Forschungspartner sprechen von einer Reduktion der Leistungsaufnahme von 45% und einer (shrinkbedinkten) Flächeneinsparung von 50% beim Wechsel von 45 nm auf 32 nm minimale Strukturbreite. Dies soll einen Rechenleistungszuwachs von 30% ermöglichen, wie IBM durch Messungen an gefertigten Bauelementen festgestellt haben will. Als Technologiedemonstrator dient ein 1 MBit SRAM, deren 6T-Zelle gerade einmal nur noch 0.15 µm² Fläche entspricht. Wie schon in der Vergangenheit kommen auch für diesen Technologieknoten SOI-Substrate zum Einsatz. Entsprechend hergestellte Bauelemente sind im zweiten Halbjahr 2009 von allen beteiligten Projektpartnern zu erwarten. Bis dahin werden wir hoffentlich auch noch handfeste Details zu sehen bekommen.

[tm]