Pentium 4 mit (DualChannel) RAMBUS
Speicherseitig ist der bisher verfügbare Pentium 4 Chipsatz i850 sehr gleich dem i820 - mit einer Änderung: Er verfügt gleich über 2 RAMBUS-Kanäle, die Speicherleistung wird damit auf Chipsatz-Seite entsprechend verdoppelt. Dies ist jedoch zuerst einmal kein Feature des Pentium 4, sondern nur des Chipsatzes i850! Zukünftige RAMBUS-Chipsätze für den Pentium 4 können hier anders sein - aber da es momentan nur den i850 gibt, bezieht sich nachfolgender Vergleich nur auf diesen:
Speicher zum Chipsatz:
400 MHz * 16bit * 2 Datenpakete pro Takt * 2 Kanäle = 25600 Mill. Bit/s = 3200 Mill. Byte/s
Und jetzt kommt das entscheidende Detail, was den Pentium 4 überhaupt von dieser gigantische Speicherbandbreite (des Chipsatzes) profitieren läßt: Wie der Pentium III bekommt auch der Pentium 4 seine Daten als 64bit-Pakete mit normaler FSB-Taktung (also nicht mit 400 MHz wie der Speicher!) - aber er bekommt davon 4 Stück pro Takt. So etwas nennt man QDR - Quad Data Rate, analog zu DDR, was Double Data Rate ist. Intel nennt die Sache einen 400 MHz "Quad-Pumped-Bus", was sich sicher Marketing-technisch schöner anhört, aber natürlich nicht ganz korrekt ist. Richtig ist ein 100 MHz QDR FrontSideBus beim Pentium 4. Bandbreiten-technisch sieht dies folgendermaßen aus:
Chipsatz zur CPU:
100 MHz * 64bit * 4 Datenpakete pro Takt = 25600 Mill. Bit/s = 3200 Mill. Byte/s
Die Daten kommen auch in derselben Bandbreite beim Pentium 4 an, wie sie auch aus dem Hauptspeicher vom Chipsatz abgerufen werden - so dass daraus auch die überlegene Speicherperformance des Pentium 4 resultiert. Der entscheidende Punkt ist wie gesagt, daß der Pentium III ein Paket a´ 64 bit pro Takt aufnehmen kann, der Pentium 4 aber deren 4. Die entsprechenden Interfaces (an der CPU selber) sind hier schlicht anders gestaltet.
Athlon/Duron mit SDRAM
Zwischen Athlon/Duron und Pentium III gibt es erst einmal bei der Kommunikation zwischen Speicher und Chipsatz keine Unterschiede:
Speicher zum Chipsatz:
133 MHz * 64 bit = 8512 Mill. Bit/s = 1064 Mill. Byte/s
Doch zwischen CPU und Chipsatz hat AMD ein DDR-Interface eingebaut, was die Bandbreite der CPU verdoppelt:
Chipsatz zur CPU:
133 MHz * 64 bit * 2 Datenpakete pro Takt = 17024 Mill. Bit/s = 2128 Mill. Byte/s
Das ist zwar schön und gut, doch kommen ja dank der herkömlichen SDRAM nur maximal 1064 Mill. Byte/s beim Chipsatz an - der Speicher kann schließlich nicht mehr liefern, als für was er spezifiziert wurde. Die Bandbreite zwischen CPU und Chipsatz ist also unter der Verwendung von SDRAM eindeutig überdimensioniert - aber auf die Zukunft ausgerichtet, wie gleich nachfolgend zu sehen.
Athlon/Duron mit DDR-SDRAM
Hier wird es nun interessant, denn durch DDR-SDRAM haben wir ja eine Bandbreitenverdoppelung zwischen Speicher und Chipsatz:
Speicher zum Chipsatz:
133 MHz * 64 bit * 2 Datenpakete pro Takt = 17024 Mill. Bit/s = 2128 Mill. Byte/s
Wie bereits oben beschrieben existiert ein DDR-Interface zwischen Chipsatz und CPU, also:
Chipsatz zur CPU:
133 MHz * 64 bit * 2 Datenpakete pro Takt = 17024 Mill. Bit/s = 2128 Mill. Byte/s
Und plötzlich wird das vorhin so überdimensioniert aussehende Interface der Athlon und Duron Prozessoren voll ausgenutzt und diese CPUs können damit - ohne jegliche Veränderung - sofort von DDR-SDRAM profitieren!
Entscheidend: Die Bandbreite der CPU
Alles obenstehende läuft letztlich auf ein was hinaus: Ohne daß die CPU die Datenflut aufnehmen kann, ist die beste Speichertechnologie sinnlos. Die Bandbreite der CPU muß also auch entsprechend groß sein. Entscheidend hierbei ist aber nicht allein der FrontSideBus, auch wenn das in vielen Artikeln zum Thema immer wieder heruntergebetet wird. Der FrontSideBus ist nur eine Variable der Gleichung, die zur Speicherbandbreite führt. Und da der FrontSideBus bei einem Pentium III E 850 MHz und einem Pentium 4 1.7 GHz gleich ist (nämlich 100 MHz), ist er auch nicht einmal die entscheidende Variable, sondern eine ganz andere ist es:
| CPU |
physik. FSB (MHz) |
Interface (bit) |
Daten- Pakete pro Takt |
CPU- Bandbreite (GByte/s) |
Marketing- FSB (MHz) |
Marketing- Bezeichnung |
| Pentium II |
66 |
64 |
1 |
0,50 |
66 |
|
| Pentium II/III |
100 |
64 |
1 |
0,75 |
100 |
|
| Pentium III |
133 |
64 |
1 |
0,99 |
133 |
|
| Pentium 4 |
100 |
64 |
4 |
2,98 |
400 |
Quad Pumped |
| Athlon/Duron |
100 |
64 |
2 |
1,49 |
200 |
DDR |
| Athlon/Duron |
133 |
64 |
2 |
1,98 |
266 |
DDR |
Wie zu sehen ist, nimmt der FrontSideBus seinen Einfluß - viel entscheidender ist aber, wie viele der 64bittigen Datenpakete ein Prozessor pro Takt aufnehmen kann. Der Einfluß dieser Größe "Datenpakete pro Takt" ist also bei weitem höher als des reinen FrontSideBuses!
Natürlich sind die genannten CPU-Bandbreiten alles nur Höchstgrenzen - die Bandbreite des Hauptspeichers muß entsprechend gleich hoch sein, um die jeweiligen CPU-Bandbreiten auszunutzen. Gleichzeitig sind die CPU-Bandbreiten aber auch jeweils Begrenzungen nach oben hin für die Bandbreiten des Hauptspeichers - einen Pentium III (je nach FSB 0,8 oder 1,0 GByte/s) mit einer höheren Bandbreite seitens des Hauptspeichers (z.B. 2 GByte/s) füttern zu wollen, macht überhaupt keinen Sinn, weil es die CPU schlicht nicht verarbeiten kann. Prinzipiell ist dies aber der Keypoint zum Verständnis der Thematik: Die Bandbreite der CPU sollte im Idealfall gleich der Bandbreite des Hauptspeicher sein. Ansonsten wird in diese oder jene Richtung hin schlicht verschwendet.