Der AMD Opteron Prozessor (Fortsetzung)

 III. Front Side Bus adé

Eine weitere Besonderheit beim Opteron ist der 128bit breite DDR-Speichercontroller, welcher direkt in den Prozessor integriert ist, was den bisher üblichen Umweg über die Northbridge erspart. Der große Vorteil dieser Lösung ist, dass die volle Speicherbandbreite dem Prozessor zur Verfügung steht und dieser sich nicht einen FrontSideBus mit anderen Datenströmen teilen muss.

Nun müssen wir an dieser Stelle einen Zwischenstopp zum Verständnis einlegen, denn AMD trennt sich mit der Einführung des Hammers vom klassischen FrontSideBus, einem Begriff, der sich nun über Jahre hinweg im PC-Segment etablierte. Dabei dürfte allerdings auch über die Jahre hinweg das Verständnis für diesen Begriff verloren gegangen sein, so selbstverständlich wie wir dieses Wort verwenden.

Rufen wir uns in Erinnerung. Der FrontSideBus ist im Prinzip nichts anderes als eine Datenbahn zwischen CPU und Speicherinterface mit Zweigstation Northbridge. Dort, in diesem Chip, mal als MCH (Intel), mal als SPP (nVIDIA) bezeichnet, liegt die Schaltzentrale. Machen wir es einfach mal plastisch:

Nehmen wir einen FSB von 200 MHz. wie wir ihn aktuell kennen. Ein Prozessor taktet beispielsweise mit 2000 MHz CPU-Takt. Bei einem anliegenden FSB von 2000 MHz errechnet sich dort dessen realer Takt mit einem Multiplikator von 10 x 200 MHz (FSB). Dennoch fährt dieser 2000 MHz Prozessor lediglich auf der 200 MHz FSB Autobahn zur Northbridge. In der Northbridge integriert ist der Speichercontroller (oder auch die Speichercontroller bei DualChannel-Speicherinterfaces).

In der Northbridge haben wir nun auf der Speicherseite als Beispiel ein DDR400-Speichermodul. Dieses Modul arbeitet mit einem 200 MHz (FSB) Betrieb, überträgt aber 2 Daten pro Takt (DDR: Double Data Rate) und erreicht damit den so genannten DDR400-Takt. In der Praxis umgerechnet bedeutet dies:

CPU (Athlon XP mit 2000 MHz und 200 MHz FSB im DDR-Verfahren)
200 MHz FSB * 64 bit * 2 (DDR) Datenpakete pro Takt = 25600 MBit/s = 3200 MB/s Bandbreite CPU-seitig

Speicher (DDR400-Speichermodul)
200 MHz Speichertakt * 64 bit * 2 (DDR) Datenpakete pro Takt = 25600 MBit/s = 3200 MB/s Bandbreite Speicher-seitig

Ein optimaler Fall, grundlegend betrachtet - jedoch läuft beides über die Schalt- und Waltzentrale mit Namen Northbridge. AMDs Hammer Prozessoren, wie der bereits vorgestellte Opteron 2xx und der heute präsentierte Opteron 1xx, verfügen allerdings über keine Northbridge mehr und es existiert damit auch kein FrontSideBus mehr! Der Opteron, eine der Spezialitäten des Prozessors, hat den (bzw. die) Speichercontroller direkt auf dem Prozessor-Die integriert.

Damit gibt es letztlich nur noch eine Bandbreite zwischen CPU und Speicher: Nicht mehr wie bisher bei Athlon XP und Pentium 4 eine CPU-seitige Bandbreite und eine Speicher-seitige Bandbreite, sondern nur noch eine CPU-seitige Bandbreite, welche gleichzeitig auch die Speicher-seitige Bandbreite ist:

CPU (Opteron mit beliebigen Takt und DDR400-Speichermodulen)
200 MHz Speichertakt * 128 bit * 2 (DDR) Datenpakete pro Takt = 51200 MBit/s = 6400 MB/s Bandbreite CPU- und Speicher-seitig

Nebenbei entfällt durch diese Vereinfachung auch die beim Athlon XP und Pentium 4 immer angesagte Synchronisierung der Bandbreiten der CPU und des Speichers - sprich, daß das Verhältnis zwischen diesen möglichst ausgeglichen ist. Da es beim Opteron nur noch eine Bandbreite gibt, welche gleichzeitig für CPU und Speicher gilt, kann es keinen Bandbreitenüberhang mehr geben. Nebenbei hat der Opteron so auch den Vorteil, daß seine CPU-Bandbreite mit immer schnelleren Speichern immer weiter steigt, während bei bisherigen Prozessoren in solchen Fällen nur die Speicher-seitige Bandbreite steigt und die CPU-seitige Bandbreite aufgrund der Kopplung an den FrontSideBus gleich bleibt.

Wie aber und in welchem Verhältnis erfolgt die Anbindung des Prozessors zum Speicher? Dies wird mittels Teiler im Speichercontroller bewältigt. So ist dann beispielsweise ein DDR333-Speicher in der Lage, dem Prozessor eine Bandbreite von 2,7 GB/s zu liefern. Bedingt durch das 128bit breite Interface des Speichercontrollers (DualChannel) verdoppelt sich die Bandbreite des Speichers und der CPU bei zwei Modulen sogar auf 5,4 GB/s. Rein theoretisch spricht auch nichts gegen die Verwendung von zwei DDR400-Speichermodulen, welche dann eine Bandbreite von 6,4 GB/s liefern könnten - und auch diese könnte die CPU nach wie vor problemlos verarbeiten.

Als nachteilig könnte sich diese Lösung erweisen, wenn im nächsten Jahr DDR2 verfügbar wird, denn der Hammer ist derzeit voll und ganz auf DDR1-Speichertechnologie ausgelegt. Sobald sich diese Technologie (DDR2) durchsetzt und deutliche Vorteile mit sich bringt, würden einige Änderungen am Prozessor notwendig werden, um diese Technologie ins Speicherinterface zu integrieren.

Die Chipsatzhersteller arbeiten hier bereits an Chipsatzlösungen, die den integrierten Speichercontroller deaktivieren und eine Speicheranbindung über eine konventionelle Northbridge herstellen. Dies würde dann aber mit großer Sicherheit die Vorteile des integrierten Speichercontrollers im Segment Performance eliminieren. Denn eines bleibt Fakt: Durch die Integration des Speichercontrollers auf dem Prozessor spart man sich lange (Daten- und Leiterbahn-) Wege über die Northbridge und damit auch Latenzen, was letztlich den Hauptteil des Performance-Vorteils des Opteron gegenüber dem Athlon XP ausmachen wird.